在最近的IEDM大會上，英特爾表示，已將 CMOS 硅晶體管與氮化鎵 (GaN) 功率晶體管集成，用于高度集成的48V設備。
具有集成驅(qū)動器的 GaN 器件由 Cambridge GaN Devices、EPC 和 Navitas 以及英飛凌領導的歐洲重大研究項目開發(fā)。
Components Research 芯片中尺度工藝開發(fā)總監(jiān) Paul Fisher 表示：“英特爾是唯一一家專注于 48V 及以下電壓下 GaN 效率利用的公司。”
“去年，我們展示了具有業(yè)界最佳品質(zhì)因數(shù)的 GaN 晶體管，增益比 LDMOS 或 e-mode GaN HEMT 等硅器件高出 20 倍。這對我們來說是一個真正的突破，我們正在通過在 300mm 硅片上使用 Gan 和 CMOS 的大規(guī)模 3D 單片工藝，更進一步地邁出這一一步?！庇⑻貭柺紫こ處?Han Wui 說道。該論文將于本周在美國舉行的 IEDM 2023 會議上發(fā)表。
“不僅如此，我們還為第一個集成 CMOS 驅(qū)動器提供了 DR 驅(qū)動器 GaN，并在同一個芯片上單片集成了 GaN 電源開關，”他說。
英特爾于 2004 年推出首款 DR MOS，并成為同時向 PC 和數(shù)據(jù)中心服務器供電的行業(yè)標準。驅(qū)動器和電源集成使用硅晶體管提供了具有低寄生效應的高密度解決方案。
Wui 表示：“我們的工作表明，可以將硅 PMOS 晶體管與 GaN 晶體管結(jié)合起來，并具有高品質(zhì)因數(shù)，以跟上功率密度的增長步伐?！?/p>
“GaN 器件對于 n 溝道來說是一種很棒的器件，但作為一種補充技術，在使用空穴承載電流方面將面臨 p 模式的挑戰(zhàn)，因為它們的遷移率非常低，而這正是硅 p 溝道的用武之地，”他說?！拔覀兊?DR GAN 具有一個GaN N 溝道和一個硅 p 溝道器件，具有高遷移率以及柵極氧化物和觸點?！?/p>
在 300 mm 硅片上堆疊 GaN 和硅晶體管
2020年時候，英特爾高管曾發(fā)文表示，向 5G 及更高技術的過渡預計將推動聯(lián)網(wǎng)移動設備數(shù)量呈指數(shù)級增長。為它們供電的集成電路需要以更小的外形尺寸提供更高的能效。因此，對功能更強大的晶體管以及在微芯片上集成越來越多的組件的需求很大。
滿足這些要求絕非易事，因為當今的晶體管技術都無法滿足與電力傳輸和射頻前端設計相關的多樣化需求。由于這個問題，電路設計人員正在組合許多不同的、獨立的芯片。這不太好，因為它會導致封裝體積龐大。
為了解決這個問題，英特爾位于俄勒岡州技術開發(fā)小組的英特爾組件研究部門的團隊開發(fā)了第一個單片、三維 GaN 和硅晶體管堆疊技術。它提供一流的性能和效率，同時允許將多種功能集成在單個芯片上。
將硅和氮化鎵結(jié)合起來是一個有吸引力的提議。硅是當今電力電子和射頻開關的主力，但它難以提供高頻、高功率性能，因此對于射頻功率放大來說它不是一個好的選擇（見圖 1）。對于該特定任務，GaAs HBT、GaAs HEMT 和 GaN HEMT 是領先者。然而，這些技術并不是制造高效電力電子器件的理想選擇：耗盡型 GaAs HEMT 和 GaN HEMT 因其始終開啟的特性而不受青睞；GaAs HBT 不適合，它是電流驅(qū)動而不是場驅(qū)動。
幸運的是，有一種在各方面都表現(xiàn)出色的晶體管：增強型（e 模式）GaN 晶體管。最近，我們已經(jīng)證明，當此類器件配備高 K 介電金屬柵極技術時，它可以在功率傳輸和射頻前端功能方面提供一流的性能。在此成功的基礎上，我們使用三維單片集成將 GaN 功率和 RF 晶體管技術與 300 mm 硅基板上的硅 PMOS 結(jié)合起來。因此，所有功能都可以集成在單個芯片上，從而首次形成片上系統(tǒng)。
我們的努力取得的成功之一是在 300 mm 硅 晶圓上制造了第一批高性能 GaN 晶體管（見圖 2）。我們采用與領先 CMOS 晶圓廠兼容的 300 毫米工藝技術制造這些晶體管。
另一項成就是英特爾使用了基于層傳輸?shù)娜S單片集成新技術。通過這種方法，英特爾在 GaN NMOS 晶體管之上堆疊硅 PMOS 晶體管以實現(xiàn) CMOS 功能，從而開辟了新天地。這項新技術顯著擴展了可在高效、微型片上系統(tǒng)中實施和集成的解決方案范圍。
使用英特爾領先的 CMOS 工廠之一在 300 mm 硅片上加工 GaN 晶體管可以獲得額外的回報——為所有最新工藝創(chuàng)新打開了大門。它們包括高κ技術、三維層轉(zhuǎn)移、化學機械拋光、光刻技術和銅互連。此外，我們還受益于更便宜的 300 mm 硅基板和大批量生產(chǎn)帶來的成本顯著降低。
由于缺乏原生襯底，幾乎所有的GaN都生長在異質(zhì)襯底上，例如藍寶石、SiC和硅。最流行的平臺是相對昂貴的3英寸和4英寸SiC，以及4英寸、6英寸和8英寸硅。相比之下，英特爾使用經(jīng)濟高效的 300 mm 硅 基板（見圖 3）。在此平臺上，英特爾將 GaN 與 300 mm 晶圓廠中最先進的高 K 介電金屬柵極技術結(jié)合起來。這使得增強模式操作和柵極堆疊縮放成為可能，并最終實現(xiàn)高性能和低泄漏，這是提高效率的關鍵。請注意，泄漏的減少非常顯著——它比肖特基柵極 GaN HEMT 好超過四個數(shù)量級（見圖 4）。
增強型 GaN 晶體管技術的另一個優(yōu)點是它簡化了電路架構(gòu)。由于增強型晶體管是常關型的，因此不需要負電源。相反，該設備可以直接由電池驅(qū)動，從而節(jié)省了微芯片上寶貴的空間。
對 300 mm 硅片上的高 K 介電增強模式 GaN NMOS 晶體管進行的測量顯示出出色的電氣特性以及一流的功率傳輸和射頻性能。該器件具有低漏極泄漏、高驅(qū)動漏極電流、低拐點電壓和低導通電阻。這些特性表明，高 K 電介質(zhì)技術使 GaN 晶體管能夠?qū)⒌吐╇娕c卓越性能結(jié)合起來，其功率傳輸性能比行業(yè)標準硅晶體管好約四倍（見圖 5）。
英特爾的設備還提供出色的射頻性能。這些高 K GaN NMOS 晶體管在 1 GHz 至 30 GHz 的寬頻率范圍內(nèi)的功率附加效率顯著優(yōu)于基于 GaAs 和硅/SOI 晶體管的晶體管（見圖 6）。由于具有出色的拐點電壓和導通電阻，可以在低至 1V 的漏極電壓下實現(xiàn)高效的功率放大器 (PA) 操作（見圖 7）。
該值遠低于典型 GaAs HBT 的最小截止電源電壓，凸顯了高 K GaN NMOS 晶體管顯著延長電池壽命的潛力，同時使用包絡跟蹤 RF PA 架構(gòu)提供無與倫比的效率。高κ GaN NMOS 晶體管還可用作出色的射頻開關和低噪聲放大器。例如，它們的開關具有出色的品質(zhì)因數(shù)，導通電阻和關斷電容的乘積僅為 110 fs。5 GHz 時的最小噪聲系數(shù)僅為 0.4 dB，28 GHz 時的最小噪聲系數(shù)僅為 1.36 dB（見圖 8）。
功率放大器、低噪聲放大器、射頻開關和功率晶體管的出色性能相結(jié)合，使增強型高κ GaN NMOS 晶體管技術能夠提高射頻前端和功率傳輸?shù)男屎托阅芟到y(tǒng)超越了當今 GaAs 和硅技術的能力。但這還不是全部——通過采用高κ GaN NMOS 晶體管技術，英特爾在單個芯片上實現(xiàn)了多種功能的緊湊集成，從而節(jié)省了空間并實現(xiàn)了無與倫比的小外形尺寸。
當今市場的一個賣點是 CMOS 模擬和數(shù)字邏輯/控制功能以及 CMOS 存儲器的緊密片上集成。這些類型的 CMOS 芯片目前是作為獨立單元構(gòu)建的，但隨著功能和復雜性的增加，將需要單片系統(tǒng)級芯片解決方案來提供更高的效率、更低的成本和更高的集成密度（見圖 9）。
然而，由于 GaN 的空穴遷移率較低，且難以實現(xiàn)高p 型摻雜在該材料中。好消息是，英特爾的團隊與康奈爾大學和麻省理工學院的研究小組之間的合作取得進展。這項工作希望實現(xiàn) GaN PMOS 寬帶隙、高電壓運行的承諾。雖然這項工作還處于起步階段，但希望標準高 K 金屬柵極硅 PMOS 能夠介入，為 GaN NMOS 提供出色的互補 p 溝道技術，因為它具有高空穴遷移率并有可能實現(xiàn)非常高的源極-漏極接觸的摻雜。
為了將多種不同的半導體材料單片集成在單個硅基板上，英特爾轉(zhuǎn)向了層轉(zhuǎn)移技術。這使其能夠?qū)⒐?PMOS 晶體管單片堆疊在 GaN NMOS 晶體管之上。利用這種形式的三維單片集成有很多優(yōu)點，因為它允許單獨構(gòu)建和優(yōu)化每種組成的晶體管技術，以提供最佳的性能和成本。
英特爾通過將標準 300 mm 晶體硅供體晶圓氧化物熔合到完整的 300 mm 硅基 GaN 晶圓來開始三維層轉(zhuǎn)移工藝。此后，英特爾移除體供體晶圓并制造硅 PMOS 晶體管（見圖 10）。通過將 finfet 對準可提高空穴遷移率的方向來確保高性能硅 PMOS。這是通過將側(cè)壁上的晶體管溝道定向為特定晶面和載流方向來實現(xiàn)的（見圖 11）。
據(jù)英特爾所說，這樣的方法有很大的自由度。硅 PMOS 晶體管的設計和架構(gòu)可以獨立于底部 GaN 晶體管的選擇。例如，通過為硅 PMOS 選擇適當?shù)臏系婪较蚝蜑?GaN NMOS 選擇適當?shù)臏系篱L度，可以使兩個溝道的驅(qū)動電流和斷態(tài)泄漏相匹配（見圖 12）。
英特爾的 GaN NMOS 和硅 PMOS 晶體管的單片三維堆疊提供了一種強大的方法，可以在同一晶圓上集成兩種不同的一流半導體技術，并提供最佳性能、更高的密度和更強大的功能。
這項技術具有巨大的前景，因為它可以實現(xiàn)具有改變游戲規(guī)則功能的全新產(chǎn)品類別。許多令人興奮的機遇擺在面前，包括高效、高性能射頻和電力傳輸與標準硅基處理器的全面集成。這種技術有潛力滿足 5G 及更高版本的下一代移動設備、數(shù)據(jù)基礎設施和通信網(wǎng)絡的需求。
由于其寬帶隙，與 GaAs 和硅相比，GaN 具有遠遠優(yōu)越的 Johnson 和 Baliga 品質(zhì)因數(shù)（見表 1）。這些優(yōu)點使 GaN 能夠在高頻和高功率下工作。
GaN 的另一個優(yōu)勢源于與該系列材料相關的自發(fā)極化效應和壓電極化效應。因此，在GaN和相關三元合金界面處的GaN溝道中產(chǎn)生二維電子氣，而不需要雜質(zhì)摻雜。
由于電子有效質(zhì)量低且不存在雜質(zhì)散射，所得的 GaN 異質(zhì)結(jié)構(gòu)具有高載流子濃度和高電子遷移率。
GaN 的另一個優(yōu)點是，由于其寬帶隙，它的臨界擊穿場至少是 GaAs 和硅的十倍。這使得 GaN 晶體管可以縮小到更小的長度，從而獲得更高的性能。例如，對于由鋰離子電池提供的3.7V電源電壓，GaN晶體管可以更短、具有更低的電阻并提供更高的驅(qū)動電流。諸如此類的優(yōu)勢使 GaN 成為當今生產(chǎn)中功率和射頻性能最佳的半導體技術。（來源：半導體行業(yè)觀察）
更多SiC和GaN的市場資訊，請關注微信公眾賬號：集邦化合物半導體。