在光電子融合中，硅光子學發(fā)揮著核心作用。硅光子學是一種利用CMOS制程技術，支援半導體工業(yè)在硅基板上整合光接收元件、光調變器、光波導和電子電路等元件的技術。負責轉換光訊號和電訊號的光收發(fā)器，和集成電路芯片的混合，已逐漸轉變?yōu)榻庋b光學元件和共封裝光學元件。最終的光電融合是3D共封裝光學，即三維整合。可以毫不夸張地說，基于硅光子的光電子融合，將會是未來計算機系統(tǒng)和資訊網(wǎng)路的關鍵技術。
提高芯片的處理速度，對于提高計算機性能至關重要，但由于簡單的小型化和高積集度有先天性的限制，因此平行處理器架構和3D電路結構的發(fā)展正被半導體產(chǎn)業(yè)所關注。這樣的技術發(fā)展帶動了芯片間所需訊息傳輸頻寬的增加，預計2025-2030年對頻寬的需要將超過10Tbit/s。然而，傳統(tǒng)電線的傳輸速度有10Tbit/s左右的限制，而且功耗也是一個嚴重的問題。
所以為了突破頻寬限制和功耗的障礙，高科技產(chǎn)業(yè)對光電融合的期望越來越高，這使得光訊號和電訊號密不可分。光電融合預計將擴展到連接服務器中CPU的布線、連接CPU和電路的I/O，甚至CPU內部的布線。圖一顯示了電氣布線和光布線的功耗與傳輸距離的關系。同時可以看發(fā)現(xiàn)，當傳輸頻寬增加時，即使距離很短，光布線也變得更有優(yōu)勢性。
圖一: 顯示了電氣布線和光布線的功耗與傳輸距離的關系性。(source：電子情報通信學會－日本；作者整理)
云服務和5G需求帶動硅光子成長
根據(jù)日本Research Nester的一份關于硅光子的市場報告中顯示，2022年硅光子市場規(guī)模約為20億美元。預計到2035年底，硅光子全球市場規(guī)模將達到550億美元，2023-2035年間的復合年增長率高達29.80%。
市場增長可歸因于對基于云端的服務和5G技術的需求激增，以及光電子技術的進步。整體因素包括了，快速成長的工業(yè)4.0、越來越多的產(chǎn)業(yè)采用IoT設備、電信產(chǎn)業(yè)需求不斷成長、筆記型電腦和智慧手機等消費電子產(chǎn)品的使用增加，以及新一代的設備已轉向由人工智慧(AI)驅動發(fā)展(圖二)。
圖二: 對于硅光子市場成長的貢獻因素。
（source：Research Nester；作者整理）
硅光子市場依照零組件領域可區(qū)分為，光波導、調變器、光感測器、雷射。其中雷射的部分，預計到2035年將成為最大的市場占有硅光子零件，約為35%。而在應用產(chǎn)品方面則可區(qū)分為收發(fā)模組、電纜、光開關、感測器、光衰減器、其他(圖三)。
圖三: 根據(jù)硅光子市場產(chǎn)品分類的比例統(tǒng)計。（source：Research Nester；作者整理）
共同封裝光學的現(xiàn)狀和挑戰(zhàn)
就如上述，由于5G、物聯(lián)網(wǎng)、人工智慧和高效能運算應用的興起，數(shù)據(jù)中心流量以近30%的復合年成長率增長。此外，近四分之三的數(shù)據(jù)中心流量被保留或暫存在數(shù)據(jù)中心內，再加上傳統(tǒng)的可插拔光學元件的成長速度，比數(shù)據(jù)中心流量的增長速度慢得許多，因此應用需求與傳統(tǒng)可插拔光學元件的能力之間的差距不斷擴大，這種的趨勢將會導致
延緩5G、物聯(lián)網(wǎng)、人工智慧和高效能運算應用等的擴大性，所以需要更新的封裝技術來解決此一問題。
一種顛覆性的封裝技術，共同封裝光學元件（Co-packaged optics；CPO）就被提出來，透過先進的封裝技術，以及電子學和光子學的最佳化整合，來大幅縮短電氣鏈路長度，從而提高互連頻寬密度和能源效率。因此CPO被廣泛認為是未來數(shù)據(jù)中心互連的一個最有效的解決方案。
包括了Intel、Broadcom和IBM等，全球國際半導體技術領先業(yè)者，都已經(jīng)投入大量資金對CPO技術展開深入研究。這是一個跨學科的研究領域，涉及了光子元件、集成電路設計、封裝、光子元件建模、電子-光子整合模擬、應用和技術(圖四)。
圖四: 透過CPO技術將光子元件與ASIC整合到同一基板上。
（source：Broadcom；作者整理）
光子封裝的縮放
在過去數(shù)十年里，摩爾定律不斷的導引著CMOS制造技術發(fā)展，因此大多數(shù)人也認為硅光子學應該遵循這種規(guī)?；厔?，并致力于透過低成本制造光子集成電路（PIC）來快速達到規(guī)模經(jīng)濟。
然而，與電子元件不同，光子元件的縮放本質上是困難的。光子元件的尺寸主要由材料的折射率對比度決定，因此硅光子元件的整體尺寸仍保持在微米級別，很難縮減到納米級別。因此，當我們談論硅光子的縮放時，實際上是探討先進的制造技術如何實現(xiàn)光子封裝的縮放。
封裝概念與制程達到深度融合
要實現(xiàn)極高密度的光輸入/輸出，就必須采用高效的光纖耦合結構。耦合結構有光柵耦合器和邊緣耦合器兩種。光柵耦合器通常利用簡單的兩步驟蝕刻制程生產(chǎn)，來實現(xiàn)垂直光耦合。而光柵耦合器具有相對較寬的對準容差、較小的光學頻寬和較高的偏振靈敏度。
因此，與邊緣耦合器不同，光柵耦合器通常是用于晶圓級測試，而不是商業(yè)性產(chǎn)品。邊緣耦合器可實現(xiàn)較小的耦合損耗和較大的光學頻寬，這對于實際應用來說是理想的。然而，邊緣耦合器在制造過程中需要底切(Undercut)和深蝕刻技術，而這就會影響著元件穩(wěn)定性和可靠性的問題。
On-chip光源的整合是硅光子學的主要挑戰(zhàn)之一。只依賴硅基材料很難形成高性能雷射器。因此便開發(fā)出在硅光子芯片上進行III-V化合物材料的異質材料整合，或異質結構整合的技術，但這對硅光子制造技術來說，還是需要進行重大調整。
未來，從2.5D CPO到3D CPO，CPO制程將不僅僅是一種封裝技術，而是一種制造與封裝的結合，需要設計與制程的共同最佳化，來讓封裝概念與制程達到深度融合。
設法降低光纖封裝難度
在目前大多數(shù)CPO解決方案中，光輸入和光輸出的路徑中都使用了邊緣耦合器。邊緣耦合器經(jīng)過精心設計，可同時滿足高對準容差和低插入損耗的要求。通過V型槽（V-groove）結構進行被動式的對準，典型的光纖到芯片損耗可控制在-1.5 dB。使用熱移相器（Thermal Phase Shifters）等結構更有助于進一步提高對準容差。由于硅光子收發(fā)器是高速開關組裝CPO系統(tǒng)的重要構件，其中多個收發(fā)器模組緊鄰開關ASIC。如圖所示，中心交換機ASIC周圍有成百上千根光纖，其中既有保持偏極（Polarization-Maintaining；PM）光纖，也有非保持偏極光纖。所以必須透過采用高階調變技術和On-chip光源的整合來減少光纖數(shù)量，降低光纖封裝難度。
圖五: 用于光輸入的保持偏極光纖和用于光輸出的非保持偏極光纖的混合封裝。（source：《Co-packaged optics (CPO): status, challenges, and solutions》）
利用異質結構整合和異質整合
On-chip光源的整合方法包括異質結構整合（例如雷射二極體的Flip-Chip Bonding）和異質整合（例如，Wafer-Level Material Bonding）。
在Flip-Chip Bonding方法中，將一般雷射二極體透過共晶焊接的方式貼合在硅光子芯片上。雷射芯片和硅光子芯片之間采用Mechanical stops和fiducial marks進行高精度非主動式對準。因為利用了成熟的雷射二極體產(chǎn)品，來簡化了開發(fā)過程，進而實現(xiàn)了快速商業(yè)化。而在Wafer-Level Material Bonding方法中，雷射器是在硅光子芯片制造過程中所形成的，所以III-V材料和硅波導之間的模式轉變器需要對生產(chǎn)線前端的制程進行修改。雷射電極的制造會導致生產(chǎn)線后端的制程改變。
總之，硅光子生產(chǎn)線需要大規(guī)模重建，來實現(xiàn)異質整合。然而這兩種方法都需要考慮散熱和應變所引起的性能下降問題，以便將來能順利應用于CPO(圖六)。
圖六: (a) On-chip光源的異質結構整合；(b)異質材料整合。（source：《Co-packaged optics (CPO): status, challenges, and solutions》）
在3D-CPO的結構下，硅光子芯片可作為中介層，實現(xiàn)更短的電路連接和更低的功耗。最近，imec展示了一種嵌入硅通孔（TSV）結構的混合組裝光學模組，其射頻的頻寬超過了110 GHz，為下一代需要在100G baud速率運作的硅光子模組克服了障礙(圖七)。在硅光子芯片上制造TSV需要額外的制程技術，包括高寬比的Bosch深反應性蝕刻，和晶圓薄化制程，這些都可能會帶來產(chǎn)量和可靠性方面的問題。
圖七: imec發(fā)表一款TSV結構的混合組裝光學模組：(a)使用具有TSV結構的硅光子插層的混合組裝光模組。(b)硅光子插層上的TSV制程。（source：imec；作者整理）
隨著高整合化趨勢的發(fā)展，標準硅光子制造技術必須與封裝的發(fā)展相適應。為了滿足CPO的要求，需要開發(fā)先進的硅光子制造技術和元件結構。這對于CPO應用設計人員來說，與晶圓代工廠密切合作以實現(xiàn)設計-制程的共同最佳化將更為有效。
硅材料對于硅光子學發(fā)展的限制
傳統(tǒng)上，硅光子學（SiPh）被理解為基于主導常規(guī)電子電路的材料的積集光子學：硅和氧化硅（二氧化硅）。在科學文獻中，這種類型的集成光子學通常稱為絕緣體上硅（SOI），該術語也用于特種半導體技術。
從嚴格意義上講，SOI材料可能是3D光子系列中最受限制的技術，該系列還包括基于氮化硅（SiN）和磷化銦（InP）的技術。由于其間接帶隙，硅無法產(chǎn)生增益或雷射，也就是說該材料不能用于構建主動組件，例如光源和放大器。SiN也是如此，但這種材料比SOI具有更低的光損耗和更廣泛的光譜覆蓋范圍。
InP是唯一一種無需外部幫助即可執(zhí)行所有功能的半導體，但也具有SOI在損耗和光譜覆蓋范圍方面的缺點。Si和SiN平臺通常都依賴于與InP的某種形式的整合（如果僅作為光源的話）。做到這一點的最佳方法是針對特定應用。
當然，SOI的特性足以滿足許多有趣的應用。光可以有效地導入和導出芯片，并且可以使用重要的被動組件，例如千兆赫調變器和光感測器。除此之外，還能夠利用數(shù)十年的硅制程經(jīng)驗(300mm晶圓、高產(chǎn)量、與CMOS共同整合、各種先進的3D制程技術)，因此硅光子學在未來還是有很大的發(fā)展空間。
然而，SiPh越來越多地被解釋為可以在CMOS晶圓廠中制造的任何類型的光子元件。在這種情況下，SiPh和SiN可以變成一個實體，因為后者也可與CMOS相容。但有一個限制，制造光損耗極低的高階SiN波導需要很高的熱預算，所以這可能與無法與其他功能的形成相容性整合。
而因為CMOS制造環(huán)境受到嚴格控制，某些材料是被禁止的，包括InP和其他III-V族半導體。另一方面，CMOS的定律并不是一成不變的。在過去的幾十年里，晶圓廠導入了幾種新材料來維持摩爾定律的運行。所以如果有強有力的商業(yè)策略，這一切皆是有可能的。然而，目前還沒有任何光子學應用能夠產(chǎn)生足以保證主流晶圓廠進行此類調整的數(shù)量。
未來SiPh需要引進更多的新材料，來不斷改進性能和成本。例如，隨著數(shù)據(jù)中心收發(fā)器的訊號速率超過200 Gb/s下，實現(xiàn)足夠的調變器頻寬和可接受的光損耗，就變得具有挑戰(zhàn)性。這些障礙只能透過在混合物中引入新材料來解決。
此外，急需了解透過在前端處理環(huán)境之外，有哪些無法使用的材料，或包含這些材料的組件，可以在滿足CMOS規(guī)則的同時引入新材料。但目前，還不清楚什么是最合適的整合，以及何時可以大規(guī)模展開。除了數(shù)據(jù)和電信之外，應用研究仍處于起步階段。不過隨著SiPh所彰顯出的吸引力、商業(yè)策略的鞏固和市場拉力的增加，或許材料極限將被證明并不像以前想像的那么困難。（文：半導體行業(yè)觀察編譯自CTIMES）
更多SiC和GaN的市場資訊，請關注微信公眾賬號：集邦化合物半導體。